New Products
Model S500
통합 테스트 시스템
통합 테스트 시스템
키슬리의 파라메트릭 테스트 시스템은 반도체 제조 FAB와 웨이퍼 수탁 가공 업체들의 테스트 원가 절감에 바탕을 두고 있습니다. 단순히 구매 당시의 비용만을 절감시켜 드리는 것이 아니라
장기간의 고품질 성능 보장을 통해 차세대 디바이스들을 위해 지속적으로 재 사용할 수 있어, 새로운 시스템의 투자 필요를 감소시켜 미래의 투자에 대한 비용을 절감시켜 드립니다.
Model S500의 주요기능
- Highly configurable, instrument-based system
- Ideal for SMU-per-pin wafer level reliability (WLR) testing, high speed parallel test, die sorting and binning, NBTI, process control monitoring (PCM)
- Intuitive test setup, data gathering and analysis with ACS software
- Keithley's TSP-Link Technology backplane provides high speed measurement throughput
- Flexible solution to meet emerging and mature testing needs
- Full control of automated and semi-automated probers
- Develop and execute tests at the device, site, wafer, and cassette level
관련 어플리케이션
- NBTI
- Parallel Reliability
- Wafer Level Reliability
관련 자료
| 데이터 시트 | S500 Data Sheet |
| 어플리케이션 노트 | Wafer Level Reliability Systems |
사업자등록번호 : 220-86-72761대표이사 : 신동만대표전화 : 070-7872-0701팩스 : 02-2167-3801
(우)07299 서울특별시 영등포구 경인로 775 (문래동 3가, 에이스하이테크시티 3동 2층)
(우)07299 서울특별시 영등포구 경인로 775 (문래동 3가, 에이스하이테크시티 3동 2층)